PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-088175

(43)Date of publication of application: 30.03.1999

(51)Int.CI.

HO3M 1/36 HO3M 1/14

(72)Inventor:

(21)Application number: 09-265087

35087 (71)Applicant :

OLYMPUS OPTICAL CO LTD

(22)Date of filing:

12.09.1997


TATSUTA TETSUO

(54) A/D CONVERTING CIRCUIT

(57)Abstract:

comparators in terms of an index with high resolution conversion by using respective output signals obtained by means of subtracting a reference voltage which is obtained by dividing a voltage between two reference voltage sources as a switch control signal. SOLUTION: The respective reference voltages of a first reference voltage generating means 1, which are obtained by dividing the voltage between the first and the second reference voltage sources Vref 1 and Vref 2 are compared with an analog input signal Vin so as to execute coarse conversion by a first encoder 10 corresponding to a high-order A/D conversion bit. Here, an output reault by a first decoder 5 is used as the switch control signal for selecting the respective output signals by a switch, which are obtained by subtracting the respective reference voltages from the analog input signal Vin. Then, a low-order A/D conversion bit output signal is compared with the respective reference voltages of the second reference voltage generating means 6 so as to execute conversion into the low-order A/D conversion bit corresponding to the comparison

PROBLEM TO BE SOLVED: To suppress increase in the number of



LEGAL STATUS

[Date of request for examination]

result by the second encoder 9.

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2000 Japanese Patent Office

(12)公開特許公報(A)

(11)特許出願公開番号

特開平11-88175

(43)公開日 平成11年(1999)3月30日

(51) Int. Cl.	3	識別記号			FΙ		
H 0 3 M	1/36	•		<i>:</i>	H 0 3 M	1/36	
	1/14		•			1/14	, B


	1/14	, ,	•	1/14	, В	•
	審查請求 未請求	請求項の数8	FD		(全15頁)	
(21)出願番号	特願平9-265087		(71)出願人	000000376		
	\$ 5 			オリンパス光	学工業株式会社	
(22)出願日	平成9年(1997)9月	12日		東京都渋谷区	【幡ヶ谷2丁目43番	2号
			(72)発明者	多津田 哲男	,	
• •				東京都渋谷区	【幡ケ谷2丁目43番	2号 オリン
•			,	パス光学工業	株式会社内	• •
•			(74)代理人	弁理士 最上	建治	÷
() () () () () () () () () ()			. •			

(54) 【発明の名称】A/D変換回路

(57)【要約】

【課題】 高分解能化に伴う指数的なコンパレータ数の 増加を抑え、消費電力の低減を可能にしたA/D変換回 路を提供する。

【解決手段】 複数の参照電圧を出力する第1の参照電圧出力手段1と、複数の参照電圧とアナログ入力信号とを比較する第1の比較手段2と、入力信号から参照電圧を減算する減算手段3と、減算出力を選択する選択手段4と、第1の比較手段の出力をデコードして選択手段の制御信号を出力する第1のデコーダ5と、複数の第2の参照電圧と選択手段の出力を定し、複数の第2の参照電圧と選択手段の出力を定し、複数の第2の参照電圧と選択手段の出力をデコードする第2の比較手段の出力をデコードする第2のに対し下位A/D変換ビットを出力する第2のエンコーダ9と、第1のデコーダの出力をバイナリー信号に変換し、第1のデコーダの出力をバイナリー信号に変換した人/D変換ビットを出力する第1のエンコーダ10とでA/D変換回路を構成する。



【特許請求の範囲】

アナログの入力信号をディジタルの出力 【請求項1】 信号に変換するA/D変換回路において、前記アナログ の入力信号を入力する標本化回路と、第1の基準電圧源 と第2の基準電圧源との間に n個 (nは2以上の正の整 数)の抵抗成分素子を直列接続し、前記第1の基準電圧 源と第2の基準電圧源との間の電圧を分圧することによ り順次設定される複数の設定電圧を出力する第1の参照 電圧出力手段と、複数の比較回路からなり、前記第1の 参照電圧出力手段の各設定電圧を各比較回路の一方の入 10 力端子にそれぞれ入力し、前記標本化回路の出力を各比 較回路の他方の入力端子に共通に入力してなる第1の比 較手段と、複数の減算回路からなり、前記第1の参照電 圧出力手段の各設定電圧を各減算回路の一方の入力端子 にそれぞれ入力し、前記標本化回路の出力を各減算回路 の他方の入力端子に共通に入力してなる減算手段と、該 減算手段の各減算回路の出力端子にそれぞれ入力端子を 接続した複数のスイッチ回路と前記標本化回路の出力端 子に入力端子を接続したスイッチ回路とからなる選択手 段と、前記第1の比較手段の各比較回路の出力端子を入 力端子に接続し、出力端子を前記選択回路を構成する各 スイッチ回路の制御端子にそれぞれ接続した第1のデコ ーダと、該第1のデコーダの出力端子に入力端子を接続 し、出力端子を上位A/D変換ビット出力端子に接続し た第1のエンコーダと、前記第1の参照電圧出力手段の 最下位の設定電圧を入力端子に接続した低出力インピー ダンスに出力変換するための第1のバッファ回路と、前 記第1の基準電圧源と前記第1のパッファ回路の出力端 子間にm個(mは2以上の正の整数)の抵抗成分素子を 直列接続し、前記第1の基準電圧源と前記第1のパッフ ア回路の出力端子間の電圧を分圧することにより順次設 定される複数の設定電圧を出力する第2の参照電圧出力 手段と、複数の比較回路からなり、前記第2の参照電圧 出力手段の各設定電圧を各比較回路の一方の入力端子に それぞれ入力し、前記選択手段を構成する各スイッチ回 路の共通の出力を他方の入力端子に共通に入力した第2 の比較手段と、該第2の比較手段の各比較回路の出力端 子に入力端子を接続した第2のデコーダと、該第2のデ コーダの出力端子に入力端子を接続し、出力端子を下位 A/D変換ビット出力端子に接続した第2のエンコーダ とを備えていることを特徴とするA/D変換回路。

【請求項2】 アナログの入力信号をディジタルの出力信号に変換するA/D変換回路において、第1の基準電圧源と第2の基準電圧源との間にn個(nは2以上の正の整数)の抵抗成分素子を直列接続し、前記第1の基準電圧源と第2の基準電圧源との間の電圧を分圧することにより順次設定される複数の設定電圧を出力する第1の参照電圧出力手段と、複数の比較回路からなり、前記第1の参照電圧出力手段の各設定電圧を各比較回路の一方の入力端子にそれぞれ入力し、前記アナログの入力信号 50

を各比較回路の他方の入力端子に共通に入力してなる第 1の比較手段と、複数の減算回路からなり、前記第1の 参照電圧出力手段の各設定電圧を各減算回路の一方の入 力端子にそれぞれ入力し、前記アナログの入力信号を各 減算回路の他方の入力端子に共通に入力してなる減算手 段と、該減算手段の各減算回路の出力端子にそれぞれ入 力端子を接続した複数のスイッチ回路と前記アナログの 入力信号を入力端子に入力したスイッチ回路とからなる 選択手段と、前記第1の比較手段の各比較回路の出力端 子に入力端子を接続し、出力端子を前記選択回路を構成 する各スイッチ回路の制御端子にそれぞれ接続した第1 のデコーダと、該第1のデコーダの出力端子に入力端子 を接続した第1の標本化回路と、該第1の標本化回路の 出力端子に入力端子を接続し、出力端子を上位A/D変 換ピット出力端子に接続した第1のエンコーダと、前記 第1の参照電圧出力手段の最下位の設定電圧を入力端子 に接続した低出力インピーダンスに出力変換するための 第1のバッファ回路と、前記第1の基準電圧源と前記第 1のパッファ回路の出力端子間にm個 (mは2以上の正 20 の整数)の抵抗成分素子を直列接続し、前記第1の基準 電圧源と前記第1のバッファ回路の出力端子間の電圧を 分圧することにより順次設定される複数の設定電圧を出 力する第2の参照電圧出力手段と、複数の比較回路から なり、前記第2の参照電圧出力手段の各設定電圧を各比 較回路の一方の入力端子にそれぞれ入力し、前記選択手 段を構成する各スイッチ回路の共通の出力を他方の入力 端子に共通に入力した第2の比較手段と、該第2の比較 手段の各比較回路の出力端子に入力端子を接続した第2 のデコーダと、該第2のデコーダの出力端子に入力端子 を接続した第2の標本化回路と、該第2の標本化回路の 出力端子に入力端子を接続し、出力端子を下位A/D変 換ビット出力端子に接続した第2のエンコーダとを備え ていることを特徴とするA/D変換回路。

【請求項3】 前記第1のパッファ回路として、第1の基準電圧源の電圧をVrefl,第1の参照電圧出力手段の最下位の設定電圧をV1,利得をAとしたとき、A(V1-Vrefl)+Vreflで表される低出カインピーダンスの出力電圧に出力変換するパッファ回路を用い、前記選択手段を構成する各スイッチ回路の共通出力端子と前記第2の比較手段を構成する各比較回路の共通入力端子との間に、前記選択手段の各スイッチ回路の共通出力信号をVinbとしたとき、A(Vinb-Vrefl)+Vreflで表される出力電圧に出力変換する第2のパッファ回路を接続したことを特徴とする請求項1記載のA/D変換回路。

【請求項4】 前記第1のバッファ回路として、第1の基準電圧源の電圧をVrefl、第1の参照電圧出力手段の最下位の設定電圧をV1、利得をAとしたとき、A(V1-Vrefl)+Vreflで表される低出カインピーダンスの出力電圧に出力変換するバッファ回路を用い、前記選

択手段を構成する各スイッチ回路の共通出力端子と前記 第2の比較手段を構成する各比較回路の共通入力端子と の間に、前記選択手段の各スイッチ回路の共通出力信号 をVinb としたとき、A (Vinb - Vrefl) + Vreflで 表される出力電圧に出力変換する第2のパッファ回路を 接続したことを特徴とする請求項2記載のA/D変換回 路。

【請求項5】 前記第2の参照電圧出力手段に印加する 第1のパッファ回路を介した第1の参照電圧出力手段の 最下位の設定電圧及び第1の基準電圧源の電圧の代わり 10 に、第1の参照電圧出力手段の第3段目以降の下位設定 電圧及び第2段目以降の下位設定電圧を用い、それぞれ の設定電圧を低出力インピーダンスに出力変換する第1 及び第3のバッファ回路を介して第2の参照電圧出力手 段に印加するように構成したことを特徴とする請求項1 記載のA/D変換回路。

【請求項6】 前記第2の参照電圧出力手段に印加する 第1のパッファ回路を介した第1の参照電圧出力手段の 最下位の設定電圧及び第1の基準電圧源の電圧の代わり に、第1の参照電圧出力手段の第3段目以降の下位設定 20 電圧及び第2段目以降の下位設定電圧を用い、それぞれ の設定電圧を低出力インピーダンスに出力変換する第1 及び第3のバッファ回路を介して第2の参照電圧出力手 段に印加するように構成したことを特徴とする請求項2 記載のA/D変換回路。

【請求項7】 前記請求項5記載のA/D変換回路にお いて、前記第1のパッファ回路として、第1の参照電圧 出力手段の第3段目以降の下位設定電圧をVp (p は3 以上の整数)、第2段目以降の下位設定電圧をV(p-1) (p は3以上の整数)、利得をAとしたとき、設定電圧 30 Vp をA {Vp - V(p-1) } + V(p-1) で表される低出 カインピーダンスの出力電圧に出力変換する利得Aのバ ッファ回路を用い、前記選択手段の各スイッチ回路の共 通出力端子と前記第2の比較手段を構成する各比較回路 の共通入力端子との間に、前記選択手段の各スイッチ回 路の共通出力信号をVinb としたとき、A {Vinb - V (p-1) } + V(p-1) で表される出力電圧に出力変換する 第2のバッファ回路を接続したことを特徴とするA/D 変換回路。

【請求項8】 前記請求項6記載のA/D変換回路にお 40 いて、前記第1のバッファ回路として、第1の参照電圧 出力手段の第3段目以降の下位設定電圧をVp (p は3 以上の整数)、第2段目以降の下位設定電圧をV(p-1) (p は3以上の整数)、利得をAとしたとき、設定電圧 Vp をA $\{Vp - V(p-1)\} + V(p-1)$ で表される低出 カインピーダンスの出力電圧に出力変換する利得Aのバ ッファ回路を用い、前記選択手段の各スイッチ回路の共 通出力端子と前記第2の比較手段を構成する各比較回路 の共通入力端子との間に、前記選択手段の各スイッチ回

(p-1) } + V(p-1) で表される出力電圧に出力変換する 第2のパッファ回路を接続したことを特徴とするA/D 変換回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、アナログの入力 信号をディジタルの出力信号に変換するA/D変換回路 に関する。

[0002]

【従来の技術】従来、アナログ入力信号をディジタル出 力信号に変換するA/D変換回路としては、図14に示す ような構成の並列型A/D変換回路が知られている。図 14に示すように、A/D変換回路の分解能がjピットの 場合、2¹-1個のコンパレータCMP1, CMP2. ・・CMP(n-2), CMP(n-1) が設けられている。これ らのコンパレータの一方の入力端子には、入力信号Vin が共通に入力接続されており、他方の入力端子には、第 1の参照電圧Vref1及び第2の参照電圧Vref2間に複数 の抵抗素子R1, R2, ・・・R(n-1), Rn を直列に接 続して、それらの各接続点で設定される参照電圧 V1. V2, ・・・V(n-2), V(n-1) が、それぞれ入力される ようになっている。また、これらのコンパレータの出力 は、標本化回路101 に入力され、この標本化回路101 か らは出力信号 d 1, d 2, · · · d (n-2), d (n-1) が出 力され、この標本化回路101 からの出力信号はデコーダ 102に入力され、出力信号D1, D2, ・・・D(n-2), D(n-1) として出力される。このデコーダ102 からの出 力信号は、jビットのバイナリーコードを発生するエン コーダ103 に入力され、エンコーダ103 から j ピットの A/D変換ビット出力端子B1, B2, ・・・B(j-1), Bj に、変換信号b1, b2, ・・・b(j-1), bj が出 力されるように構成されている。

【0003】次に、このように構成されているA/D変 換回路の動作を、図15及び図16に基づいて説明する。な お、図16は図15の下方に続く図面で、両者の時間軸の点 線は、それぞれ対応しているものである。図15、図16に おいては、入力信号Vinと、この入力信号Vinに対する コンパレータCMP1, CMP2, ・・・CMP(n-2), CMP(n-1) の出力信号CMP 1-out, CMP 2-out・ ・・CMP(n-2)-out, CMP(n-1)-out が示されてお り、更にコンパレータの出力と標本化用CLKに対応し た標本化回路101 からの出力信号d1, d2, ・・・d (n-2), d(n-1) がデコーダ102 に入力されて、出力信号 D1, D2, ···D(n-2), D(n-1) として出力される 動作を示している。各コンパレータCMP1,CMP^ 2, · · · CMP(n-2), CMP(n-1) には、参照電圧V 1, V2, ··· V(n-2), V(n-1) が入力されているの で、その出力端子には図15に示すような特性の出力信号 CMP1-out, CMP2-out · · · CMP(n-2)-out, C 路の共通出力信号をV inb としたとき、A $\{V$ inb -V 50 M P (n-1) -out が出力される。このように、入力信号V

inが時間と共に変化しているとき、コンパレータ出力信号 CMP1-out, CMP2-out・・・CMP(n-2)-out, CMP(n-1)-out は、各コンパレータの参照電圧V1, V2,・・・V(n-2), V(n-1) と入力信号 Vinの大小関係に応じた出力となる。これらのコンパレータ出力信号は、標本化回路101 に入力される。

【0004】標本化回路101は、例えばラッチ回路で構 成されており、標本化用CLKの立ち上がりでこのコン パレータ出力信号がラッチされるため、これ以降は標本 化用CLKがHレベルの期間で入力信号Vinにかかわら 10 ずラッチされた状態で固定される。標本化用CLKがH レベルからLレベルになるとラッチ状態が解除され、ま た入力信号Vinに対応した出力が発生する。更に、標本 化用CLKがLレベルからHレベルになった瞬間にラッ チがかかり、状態が固定される。この標本化回路101か ら出力される信号 d 1, d 2, ・・・d (n-2), d (n-1) は、コンパレータCMP1, CMP2, ···CMP(n) -2), CMP(n-1) への入力信号Vinが特定の電圧範囲に ある場合のみ順序よくHレベルとなるようなデコーダ10 2 に入力され、図16に示すような出力信号D1. D2. ・・・D(n-2), D(n-1) として出力される。この後、出 カ信号D1, D2, ・・・D(n-2), D(n-1) は、jピッ トのバイナリーコードを発生するエンコーダ103 に入力 され、」ピットのバイナリー信号 b 1, b 2, ・・・b (j-1), bj に変換されて、A/D変換ピット出力端子B 1, B2, ···B(j-l), Bj から出力される。 [0005]

【発明が解決しようとする課題】ところで、上記従来の並列型A/D変換回路では、入力信号Vinと参照電圧V1, V2,・・・V(n-2), V(n-1)との大小関係を比較 30 し、その大小に応じた出力を標本化回路を経由してデコーダに入力し、その後エンコーダに入力され、A/D変

換ビット出力端子からjビットのバイナリーコードを発生している。

【0006】このとき、入力信号 V inが参照電圧 V 1,V 2,・・・V (n-2), V (n-1)のどの電圧範囲にあるかを、分解能が j ピットのパイナリーコードで出力するため、この場合 2^j -1個のコンパレータが必要になってくる。また、それに伴い参照電圧を設定する抵抗素子 R 1,R 2,・・・R (n-1),R (n-2)は 2^j 個、標本化回 40路もエンコーダの回路の規模もコンパレータの数に比例して大きくなる。

【0007】つまり、従来の並列型A/D変換回路では、高分解能化に伴い指数的にコンパレータ数が増加し、チップサイズ、消費電力がこれに伴い同様に増加するため、現実には各回路に高速動作に必要な動作電流を与えることができず、あまり動作速度を速くできないという問題点がある。また同様に、高分解能化に伴い入力容量が増大し、信号歪みが発生しやすくなりTHD(total harmonic distortion)が劣化し、所望の特性が得

られにくい。

【0008】本発明は、従来のA/D変換回路における上記問題点を解消するためになされたもので、請求項1~8記載の各発明は、高分解能化に伴なう指数的なコンパレータ数の増加を抑えることで、チップサイズを縮小することができ、また各回路には高速動作に必要な動作電流を与えながらもトータルの消費電力を減少させることが可能となり、更に、それに伴う入力容量の増大も抑えられるため信号歪みを発生しにくくし、THDの劣化を低減させることができるようにしたA/D変換回路を提供することを目的とする。更に、請求項3,4,7及び8記載の各発明は、下位A/D変換ビットの要求精度を緩くすることが可能なA/D変換回路を提供することを目的とする。

[0009]

【課題を解決するための手段】上記問題点を解決するた めの、請求項1~8記載の各発明の基本構成を、図1の 概念図に基づいて説明する。本発明に係るA/D変換回 路は、第1の基準電圧源Vreflと第2の基準電圧源Vre 12間の電圧を分圧することにより複数の参照電圧を順次 出力する第1の参照電圧出力手段1と、該第1の参照電 圧出力手段1で得られる複数の参照電圧とアナログの入 カ信号Vinとを比較する第1の比較手段2と、アナログ の入力信号 Vinから第1の参照電圧出力手段1の各参照 電圧を減算する減算手段3と、該減算手段3による複数 の減算出力をスイッチによって選択する選択手段4と、 該選択手段4を制御する制御信号を、アナログ入力信号 Vinが第1の参照電圧出力手段1で設定された特定の電 圧範囲にある場合のみ順序よくHレベルとなるように、 第1の比較手段2で得られる複数の比較出力をデコード することによって発生する第1のデコーダ5と、第3の 基準電圧源Vref3と第4の基準電圧源Vref4との間の電 圧を分圧することにより複数の参照電圧を順次出力する 第2の参照電圧出力手段6と、該第2の参照電圧出力手 段6で得られる複数の参照電圧とスイッチによる前記選 択手段4によって得られる信号とを比較する第2の比較 手段7と、前記選択手段4によって得られた信号が第2 の参照電圧出力手段6で設定された特定の電圧範囲にあ る場合のみ順序よくHレベルとなるように、前記第2の 比較手段 7 によって得られる複数の比較出力をデコード するように構成された第2のデコーダ8と、該第2のデ コーダ8からの出力信号をバイナリー信号に変換する第 2のエンコーダ9と、該第2のエンコーダ9からの信号 を出力する下位A/D変換ビット端子と、前記第1のデ コーダ5で得られた信号をバイナリー信号に変換する第 1のエンコーダ10と、該第1のエンコーダ10からの信号 を出力する上位A/D変換ピット端子とで構成するもの

【0010】このように構成したA/D変換回路では、 上位A/D変換ピットは、第1の基準電圧源Vreflと第

2の基準電圧源 Vref2との間の電圧を分圧して得られる 第1の複数の参照電圧V1, V2, ···V(n-2), V(n -1)とアナログの入力信号Vinとを比較し、上位A/D 変換ビットに対応した第1のエンコーダ10によって粗く 変換される。また、第1のデコーダ5による出力の1、 φ2, ···φ(n-1), φn は、アナログの入力信号 Vin から第1の基準電圧源Vref1と第2の基準電圧源Vref2 との間の電圧を分圧して得られる各参照電圧を減算手段 3で減算した各出力信号 Vin 1, Vin 2, ・・・ Vin (n -2), Vin(n-1) を、選択手段4のスイッチによって選択 10 するときのスイッチング制御信号として使用される。こ のようにして得られた下位A/D変換ビット用出力信号 は、上位A/D変換ビット結果の1LSB以下の部分が 残ったことになる。そして、この下位A/D変換ビット 用出力信号Vinb と、第3の基準電圧源Vref3と第4の 基準電圧源 Vref4との間の電圧を分圧して得られる第2 の複数の参照電圧 v 1, v 2, · · · v (m-2), v (m-1) とを第2の比較手段で比較し、第2のエンコーダ9によ って、その比較結果に対応した下位A/D変換ビットに 変換される。

【0011】以上の構成のA/D変換回路で上記動作を行わせることにより、高分解能化に伴う指数的なコンパレータ数の増加を抑えることができ、それによりチップサイズを縮小することができ、また各回路には高速動作に必要な動作電流を与えながらもトータルの消費電力を減少させることが可能となり、更に、それに伴う入力容量の増大も抑えられるため信号歪みを発生しにくくし、THDの劣化を低減させることが可能なA/D変換回路を実現できる。

【0012】また、請求項3,4,7,8記載の各発明30では、前記請求項1~8記載の各発明の基本構成に加えて、アナログの入力信号Vinから第1の基準電圧源Vref1と第2の基準電圧源Vref2との間の電圧を分圧して得られる各参照電圧を減算した各出力信号が選択手段のスイッチを経由して選択、出力された下位A/D変換ビット用出力信号にゲインをもたせ、下位A/D変換ビットの要求精度を緩くするA/D変換回路を実現することができる。

[0013]

【発明の実施の形態】次に、実施の形態について説明する。図2は、本発明に係るA/D変換回路の第1の実施の形態を示す回路構成図で、図1の概念図に示したものと同一又は対応する構成要素には同一の符号を付して示している。図2において、R1, R2,・・・R(n-2), R(n-1) は第1の参照電圧出力手段を構成する直列接続の抵抗素子、r1, r2,・・・r(m-1), rm は第2の参照電圧出力手段を構成する直列接続の抵抗素子、CMP1a, CMP2a,・・・CMP(n-2)a, CMP(n-1)aは第1の比較手段を構成する比較回路、CMP1b, CMP2b,・・・CMP(m-2)b, CMP(m-1)bは第2の比較手

段を構成する比較回路、SUB1, SUB2, ・・・SUB(n-2), SUB(n-1) は減算手段を構成する減算回路、SW1, SW2, ・・・SW(n-2), SW(n-1) 及びSWn は選択手段を構成するスイッチ回路、BUF1はパッファ回路、B(k+1), B(k+2), ・・・B(j+k-1), B(j+k)は上位A/D変換ビット出力端子、B1, B2, ・・・B(k-1), Bk は下位A/D変換ビット出力端子を示している。但し、 $j=\log_2 n$, $k=\log_2 m$, n, mは2以上の正の整数である。

【0014】次に、第1の実施の形態の更に詳細な構成 と共に、上位A/D変換ビット信号の出力動作を図3及 び図4に基づいて説明する。まず各比較回路СМР1а, CMP2a, ・・・CMP(n-2)a, CMP(n-1)aの非反転 入力端子には、アナログの入力信号Vin(図3において "A"で示す信号波形参照)が入力される。第1の基準 電圧源Vref1と第2の基準電圧源Vref2との間に抵抗素 子R1, R2, ···R(n-1), Rn を直列に接続した第 1の参照電圧出力手段によって形成された参照電圧V 1, V2, · · · V(n-2), V(n-1) が、第1の比較回路 CMP1a, CMP2a, $\cdot \cdot \cdot$ CMP (n-2) a, CMP (n-1)aの反転入力端子に入力される。その結果、比較回路 CMP1a, CMP2a, · · · CMP(n-2)a, CMP(n-1)aからはコンパレータ出力として、CMP1a-out, C MP2a-out, $\cdot \cdot \cdot CMP(n-2)a-out$, CMP(n-1)a-outが出力される。また、入力信号Vinは減算回路SUB 1, SUB 2, · · · SUB (n-2), SUB (n-1) の入力 端子にも入力され、それぞれの減算回路からは入力信号 Vinと第1の参照電圧出力手段からの参照電圧V1, V 2, · · · V(n-2), V(n-1) との差が出力される。この とき、減算回路SUB1からはVin-V1+Vrefl、減 算回路SUB2からはVin-V2+Vrefl, ・・・減算 回路SUB(n-2) からはVin-V(n-2) + Vrefl, 減算 回路SUB(n-1) からはVin-V(n-1) + Vref1が出力 信号として出力される。これらの減算回路の出力信号 は、スイッチ回路SW1, SW2, ・・・SW(n-2), S W(n-1) の入力端子にそれぞれ入力され、残りのスイッ チ回路SWn の入力端子には入力信号Vinが入力され る。

【0015】比較回路CMPla, CMP2a, ・・・CMP(n-2)a, CMP(n-1)aの出力信号CMPla-out, CMP2a-out, ・・・CMP(n-2)a-out, CMP(n-1)a-out は、第1のデコーダ5に入力され、アナログの入力信号 Vinが参照電圧V1, V2, ・・・V(n-2), V(n-1)の どの電圧範囲にあるのかを第1のデコーダ5の出力信号 ゆ1, ゆ2, ・・・ゆ(n-2), ゆ(n-1), ゆn として出力する。この第1のデコーダ5の出力信号ゆ1, ゆ2, ・・・ ゆ(n-1), ゆn は、第1の標本化回路11に入力され、標本化回路用CLKによって、このクロック信号CLKに同期した標本化信号Dla, D2a, ・・・D(n-2)a, D(n-1)aとして、第1の標本化回路11から出力される。更

10

に、前記第1のデコーダ5の出力信号 φ1, φ2, ・・ ·φ(n-1), φn は、スイッチ回路SW1, SW2, ·· ・SW(n-2), SW(n-1), SWn の制御端子に順次スイッ チング制御用信号として入力される。これによってスイ ッチ回路SW1, SW2, ・・・SW(n-2), SW(n-1) 及びSWn の共通の出力端子からは、アナログの入力信 号 Vinが参照電圧 V1, V2, ・・・ V(n-2), V(n-1) のどの電圧範囲にあるのかを判断することで、減算回路 SUB1からの出力Vin-V1+Vrefl, 減算回路SU B 2 からの出力 V in - V 2 + V ref1, ・・・減算回路 S UB(n-2) からの出力Vin-V(n-2) + Vrefl, 減算回 路SUB(n-1)からの出力Vin-V(n-1) + Vrefl、又 は入力信号Vinのいずれかを逐次選択した信号Vinb が 出力される。その結果、アナログの入力信号Vinは、第 1の基準電圧源 Vreflと第1の参照電圧出力手段の最下 位の参照電圧V1の電圧範囲内の信号Vinb (図3の "B"で示す信号波形参照)として出力される。

【0016】前述の第1の標本化回路11から出力された出力信号D1a, D2a, ・・・D(n-2)a, D(n-1)aは、図4の①~⑧に示す信号として第1のエンコーダ10に入力され、下位A/D変換ビット数をkビットとすると、この第1のエンコーダ10からは、上位A/D変換ビット出力端子B(k+1), B(k+2), ・・・B(j+k-1), B(j+k)に、jビットのパイナリー信号に変換された上位A/D変換ビット信号b(k+1), b(k+2), ・・・b(j+k-1), b(j+k)が出力される。このとき、上位A/D変換ビット数は、j=log2nで表されるjビットである。【0017】次に、下位A/D変換ビット信号を出力する動作を、図5及び図6を知いて説明する。但1. 図

る動作を、図5及び図6を用いて説明する。但し、図5,6においては、下位A/D変換の動作を説明しやす30くするため、図5において"C"で示す信号波形は"B"で示す信号波形の一点鎖線部を拡大して示している。まず、第2の比較手段を構成する比較回路CMP1b,CMP2b,・・・CMP(m-2)b,CMP(m-1)bの非反転入力端子には、減算回路SUB1,SUB2,・・・SUB(n-2),SUB(n-1)からの出力又は入力信号Vinのいずれかを、選択手段を構成するスイッチ回路SW1,SW2,・・・SW(n-2),SW(n-1),SWnによって逐次選択した信号Vinb(図3及び図5において"B"で示す信号波形参照)が3カされる第1の参照40

"B"で示す信号波形参照)が入力される。第1の参照 40 電圧出力手段における最下位の参照電圧V1は、低出力インピーダンスに出力変換するバッファ回路BUF1によって、V1bとして出力された後、第1の基準電圧源Vreflとバッファ回路BUF1の出力端子間に直列接続された、第2の参照電圧出力手段を構成する抵抗素子r1,r2,・・・r(m-1),rmによって分圧され、その分圧された電圧が順次参照電圧v1,v2,・・・v(m-2),v(m-1) (図5の"B", "C"で示す信号波形参照)として出力され、比較回路CMPlb,CMP2b,・・・CMP(m-2)b,CMP(m-1)bの反転入力端子に入力 50

される。その結果、比較回路CMP1b, CMP2b, ・・・CMP(m-2)b, CMP(m-1)bからは、コンパレータ出力としてCMP1b-out, CMP2b-out, ・・・CMP(m-2)b-out, CMP(m-1)b-outが出力される。

【0018】比較回路CMP1b、CMP2b、・・・CM P(m-2)b, CMP(m-1)bの出力信号CMP1b-out, CM P 2b-out, $\cdot \cdot \cdot CMP(m-2)b-out$, CMP(m-1)b-outは、第2のデコーダ8に入力され、信号Vinb が第2の 参照電圧出力手段の参照電圧 v 1、 v 2、・・・ v (m-2), v(m-1) のどの電圧範囲にあるのかを、第2のデコ ーダ8の出力信号 d 1 b, d 2 b, ・・・d (m-2) b, d (m-1) bとして出力する。この第2のデコーダ8の出力信号 d 1 b, d 2 b, · · · d (m-2) b, d (m-1) bは、第2の標本 化回路12に入力され、標本化回路用CLKによって、こ のクロック信号CLKに同期した標本化信号D1b,D2 b, · · · D (m-2)b, D (m-1)bとして第2の標本化回路12 から出力される。第2の標本化回路12から出力された標 本化信号D1b, D2b, · · · D(m-2)b, D(m-1)bは、図 6において丸数字1~丸数字18に示す信号として第2の エンコーダ9に入力され、この第2のエンコーダ9の出 力端子からは、下位A/D変換ピット出力端子B1, B 2, ···B(k-1), Bk に k ビットのバイナリー信号に 変換された下位A/D変換ピットのデータb1. b2. ・・・b(k-1), bk が出力される。このとき、下位A/ D変換ビット数は、k=log₂mで表されるkビットであ

【0019】以上説明したように、上位A/D変換ビッ トは、第1の基準電圧源Vreflと第2の基準電圧源Vre f2間の電圧を分圧して得られる第1の参照電圧出力手段 の各参照電圧とアナログの入力信号Vinとを比較し、上 位A/D変換ビットに対応した第1のエンコーダ10によ って粗く変換され、またこの際第1のデコーダ5による 出力結果は、アナログの入力信号Vinから第1の参照電 圧出力手段の各参照電圧を減算した各出力信号をスイッ チによって選択するときの、スイッチング制御信号とし て使用する。ここで得られた下位A/D変換ビット用出 カ信号は、上位A/D変換ピット結果の1LSB以下の 部分が残ったことになる。そして、この下位A/D変換 ピット用出力信号と、第1の基準電圧源Vreflと第1の 参照電圧出力手段の最下位参照電圧との間の電圧を分圧 して得られる第2の参照電圧出力手段の各参照電圧とを 比較して、第2のエンコーダによってその比較結果に対 応した下位A/D変換ビットに変換される。

【0020】このように、(j+k)ビットのA/D変換回路を実現する場合、コンパレータ数を2^j + 2^k - 2にすることかでき、高分解能化に伴う指数的なコンパレータ数の増加を抑えることができる。また、これによってチップサイズを縮小することかできると共に、各回路には高速動作に必要な動作電流を与えながらも、トータルの消費電力を減少させることが可能となる。更に、それ

12

に伴う入力容量の増大も抑えられるため信号歪みを発生 しにくくし、THDの劣化を低減させるA/D変換回路 を実現することができる。

【0021】次に、第2の実施の形態について説明する。図7は第2の実施の形態を示す回路構成図で、図2に示した第1の実施の形態と同一又は対応する構成要素には同一の符号を付して示しており、図8~図11はその動作を説明するため信号波形図である。この実施の形態は、第1の実施の形態において、第1の標本化回路11を第1のデコーダ5の出力側に、第2の標本化回路12を第2のデコーダ8の出力側に設けている代わりに、入力信号Vinの入力端に標本化回路13を設けた点で異なるのみで、他の構成は第1の実施の形態と同様である。

【0022】このように構成された第2の実施の形態においては、まず、アナログの入力信号Vin(図3の

"A"で示す信号波形参照)が標本化回路13に入力され ると、標本化回路用CLKによって、このクロック信号 CLKに同期した標本化入力信号Vina (図8の"A" で示す信号波形参照)として出力される。この標本化入 カ信号Vina は第1の比較手段を構成する比較回路CM P1a, CMP2a, · · · CMP(n-2)a, CMP(n-1)aO非反転入力端子に入力され、第1の基準電圧源Vreflと 第2の基準電圧源Vref2との間に抵抗素子R1, R2, ・・・R(n-1), Rnを直列に接続した第1の参照電圧出 カ手段によって形成された参照電圧 V1, V2, ・・・ V(n-2), V(n-1) が、第1の比較回路CMP1a, CMP 2a, · · · CMP(n-2)a, CMP(n-1)aの反転入力端子 に入力される。その結果、比較回路 CMP1a、CMP2 a, ··· CMP (n-2)a, CMP (n-1)aからはコンパレ ー夕出力として、CMP1a-out, CMP2a-out, ・・・ CMP(n-2)a-out, CMP(n-1)a-outが出力される。ま た、標本化入力信号Vina は減算回路SUB1, SUB 2, · · · SUB(n-2), SUB(n-1) の入力端子にも入 力され、それぞれの減算回路からは標本化入力信号Vin a と第1の参照電圧出力手段からの参照電圧V1, V 2, ··· V(n-2), V(n-1) との差が出力される。この とき、減算回路SUB1からはVina -V1+Vrefl, 減算回路SUB2からはVina - V2+Vrefl. ・・・ 減算回路SUB(n-2) からはVina - V(n-2) + Vref 1, 減算回路SUB(n-1) からはVina - V(n-1) + Vr 40 eflが出力信号として出力される。これらの減算回路の 出力信号は、スイッチ回路SW1, SW2, ・・・SW (n-2), SW(n-1) の入力端子にそれぞれ入力され、残り のスイッチ回路 S Wn の入力端子には標本化入力信号 V ina が入力される。

【0023】比較回路CMPla, CMP2a, ・・・CMP(n-2)a, CMP(n-1)aの出力信号CMPla-out, CMP2a-out, ・・・CMP(n-2)a-out, CMP(n-1)a-outは、第1のデコーダ5に入力され、標本化信号Vinaが参照電圧V1, V2, ・・・V(n-2), V(n-1)のどの電 50

圧範囲にあるのかを第1のデコーダ5の出力信号 01. $\phi 2$, · · · ϕ (n-2), ϕ (n-1), ϕ n として出力する。こ の第1のデコーダ5の出力信号 ϕ 1, ϕ 2, · · · ϕ (n -1), φn は、スイッチ回路SW1, SW2, · · · SW (n-2), SW(n-1), SWn の制御端子に順次スイッチング 制御用信号として入力される。これによってスイッチ回 路SW1, SW2, ・・・SW(n-2), SW(n-1) 及びS Wn の共通の出力端子からは、標本化入力信号 Vina が 参照電圧V1, V2, ···V(n-2), V(n-1) のどの電 圧範囲にあるのかを判断することで、減算回路SUB1 からの出力 Vina - V1 + Vreft, 減算回路 SUB 2か らの出力Vina - V2+Vrefl, ・・・減算回路SUB (n-2) からの出力 Vina - V(n-2) + Vrefl, 減算回路 SUB(n-1) からの出力Vina - V(n-1) + Vrefl, 又 は標本化入力信号 Vina のいずれかを逐次選択した信号 Vinb が出力される。その結果、標本化入力信号 Vina は第1の基準電圧源Vreflと第1の参照電圧出力手段の 最下位参照電圧V1の電圧範囲内の信号Vinb (図8の "B"で示す信号波形参照)として出力される。

【0024】前述の第1のエンコーダ5からの出力信号 $\phi1$, $\phi2$, \cdots $\phi(n-2)$, $\phi(n-1)$, ϕn は、図9の① \sim 8に示す信号として第1のエンコーダ10に入力され、下位A/D変換ピット数をkピットとすると、この第1のエンコーダ10からは、上位A/D変換ピット出力端子 B(k+1), B(k+2), \cdots B(j+k-1), B(j+k)に、 jピットのバイナリー信号に変換された上位A/D変換ピット信号b(k+1), b(k+2), \cdots b(j+k-1), b(j+k)が出力される。このとき、上位A/D変換ピット数は、 $j=\log_2 n$ で表されるjピットである。

【0025】次に、下位A/D変換ビット信号を出力す る動作を、図10及び図11を用いて説明する。但し、図1 0, 11においては、下位A/D変換の動作を説明しやす くするため、図10における"C"で示す信号波形は "B"で示す信号波形の一点鎖線部を拡大して示してい る。まず、第2の比較手段を構成する比較回路CMP1 b, CMP2b, · · · CMP(m-2)b, CMP(m-1)bの非 反転入力端子には、減算回路SUB1, SUB2, ・・ ・SUB(n-2), SUB(n-1) からの出力又は標本化入力 信号Vina のいずれかを、選択手段を構成するスイッチ 回路SW1, SW2, · · · SW(n-2), SW(n-1), SW nによって逐次選択した信号Vinb (図8及び図10にお いて "B" で示す信号波形参照) が入力される。第1の 参照電圧出力手段における最下位参照電圧V1は、低出 カインピーダンスに出力変換するパッファ回路BUF1 によって、V1bとして出力された後、第1の基準電圧 源Vreflとパッファ回路BUF1の出力端子間に直列接 続された、第2の参照電圧出力手段を構成する抵抗素子 r 1, r 2, · · · r (m-1), r m によって分圧され、そ の分圧された電圧が順次参照電圧 v 1, v 2, ・・・ v (m-2), v (m-1) (図10の"B", "C"で示す信号波形

20

参照)として出力され、比較回路CMP1b,CMP2b, ・・・CMP(m-2)b, CMP(m-1)bの反転入力端子に入 力される。その結果、比較回路CMP1b, CMP2b.・ ・・CMP(m-2)b, CMP(m-1)bからは、コンパレータ 出力としてCMP1b-out, CMP2b-out, ・・・CMP (m-2)b-out, CMP(m-1)b-outが出力される。

【0026】比較回路CMP1b, CMP2b, ···CM P(m-2)b, CMP(m-1)bの出力信号CMP1b-out, CM P2b-out, · · · CMP(m-2)b-out, CMP(m-1)b-out は、第2のデコーダ8に入力され、信号Vinb が第2の 10 参照電圧出力手段の参照電圧v1,v2,・・・v(罒 2), v (m-1) のどの電圧範囲にあるのかを、第2のデコ ーダ8の出力信号D1b,D2b,・・・D(m-2)b, D(m-1)bとして出力される。この第2のデコーダ8から出力 された出力信号D1b, D2b, · · · D(m-2)b, D(m-1)b は、図11において丸数字1~丸数字11に示す信号として 第2のエンコーダ9に入力され、この第2のエンコーダ 9の出力からは、下位A/D変換ビット出力端子B1. B2, ・・・B(k-1), Bk にkビットのバイナリー信号 に変換された下位A/D変換ビットのデータb1, b 2, · · · b (k-1), bk が出力される。このとき、下位 A/D変換ビット数は、 $k = log_2 m$ で表されるkビット

【0027】以上説明したように、この実施の形態にお いては、アナログの入力信号Vinは、まず標本化回路13 に入力され、標本化回路用CLKによって、このクロッ ク信号CLKに同期した標本化入力信号に変換されて出 力される。上位A/D変換ビットは、第1の基準電圧源 Vref1と第2の基準電圧源Vref2間の電圧を分圧して得 られる第1の参照電圧出力手段の各参照電圧と標本化入 30 カ信号とを比較し、上位A/D変換ピットに対応した第 1のエンコーダ10によって粗く変換され、またこの際第 1のデコーダ5による出力結果は、標本化入力信号から 第1の参照電圧出力手段の各参照電圧を減算した各出力 信号をスイッチによって選択するときの、スイッチング 制御信号として使用する。ここで得られた下位A/D変 換ピット用出力信号は上位A/D変換ピット結果の1L SB以下の部分が残ったことになる。そして、この下位 A/D変換ビット用出力信号と第1の基準電圧源Vrefl と第1の参照電圧出力手段の最下位参照電圧との間の電 40 圧を分圧して得られる第2の参照電圧出力手段の各参照 電圧とを比較して、第2のエンコーダによってその比較 結果に対応した下位A/D変換ビットに変換される。

【0028】このように、(j+k)ピットのA/D変換回 路を実現する場合、前記第1の実施の形態と同様に、コ ンパレータ数を21 + 2* - 2にすることかでき、高分 解能化に伴う指数的なコンパレータ数の増加を抑えるこ とができる。また、これによってチップサイズを縮小す ることかできると共に、各回路には高速動作に必要な動 作電流を与えながらも、トータルの消費電力を減少させ 50

ることが可能となる。更に、それに伴う入力容量の増大 も抑えられるため信号歪みを発生しにくくし、THDの 劣化を低減させるA/D変換回路を実現することができ る。

【0029】次に、第3の実施の形態について説明す る。図12は第3の実施の形態を示す回路構成図で、図2 に示した第1の実施の形態と同一又は対応する構成要素 には同一符号を付して示している。この第3の実施の形 態は、図2に示した第1の実施の形態と殆ど同じ回路構 成であり、異なる構成点は、第1の実施の形態における 第1の参照電圧出力手段における最下位参照電圧V1を 低出力インピーダンスに出力変換するバッファ回路BU F1の代わりに、A(V1-Vrefl) + Vreflで表され る低出カインピーダンスの出力電圧V1bに出力変換す る利得Aのバッファ回路BUFIIを用い、また選択手段 を構成するスイッチ回路SW1, SW2, ・・・SW(n -2), SW(n-1) 及びSWn の共通出力端子から出力され る出力信号 Vinb を、A (Vinb - Vrefl) + Vreflで 表されるVinc に出力変換する利得Aのパッファ回路B UF12の入力端子に入力し、このパッファ回路BUF12 の出力を第2の比較手段を構成する各比較回路 СМР1 b, CMP2b, · · · CMP(m-2)b, CMP(m-1)bの非 反転入力端子に入力するように構成している点である。 【0030】このような回路構成とすることにより、前 記第1の実施の形態と同様な作用効果を得ることができ ると共に、下位A/D変換ピットの変換レンジを広げる ことによって、下位A/D変換ピットの要求精度を緩く することが可能となる。

【0031】次に、第4の実施の形態について説明す る。図13は第4の実施の形態を示す回路構成図で、図7 に示した第2の実施の形態と同一又は対応する構成要素 には同一符号を付して示している。この第4の実施の形 態は、図7に示した第2の実施の形態と殆ど同じ回路構 成であり、異なる構成点は、第2の実施の形態における 第1の参照電圧出力手段における最下位参照電圧V1を 低出カインピーダンスに出力変換するバッファ回路BU F1の代わりに、A (V1-Vrefl) + Vreflで表され る低出力インピーダンスの出力電圧V1bに出力変換す る利得Aのバッファ回路BUF11を用い、また選択手段 を構成するスイッチ回路SW1, SW2, ・・・SW(n -2), SW(n-1) 及びSWn の共通出力端子から出力され る出力信号 Vinb を、A (Vinb - Vrefl) + Vreflで 表されるVinc に出力変換する利得Aのパッファ回路B UF12の入力端子に入力し、このパッファ回路BUF12 の出力を第2の比較手段を構成する各比較回路 СМР1 b, CMP2b, · · · CMP(m-2)b, CMP(m-1)bの非 反転入力端子に入力するように構成している点である。 【0032】このような回路構成とすることにより、前 記第2の実施の形態と同様な作用効果を得ることができ ると共に、下位A/D変換ピットの変換レンジを広げる

ことによって、下位A/D変換ピットの要求精度を緩くすることが可能となる。

【0033】上記各実施の形態においては、第2の参照 電圧出力手段として、第1の基準電圧Vrefiと第1の参 照電圧出力手段の最下位参照電圧V1とを用いて、第2 の参照電圧を出力するように構成したものを示したが、 第1の参照電圧出力手段において設定された他の参照電 圧を使用して、第2の参照電圧出力手段における参照電 圧を設定するようにしても、同一の作用効果が得られる ことは言うまでもない。

【0034】また、上記各実施の形態においては、上位 A/D変換と下位A/D変換の2段の変換回路でA/D 変換回路を構成しているが、2段構成のみならず更に3 段、4段と複雑な多段回路構成とすることによって、同一の作用効果が得られると共に、なお一層の高分解能化が可能となるのは勿論のことである。

[0035]

【発明の効果】以上実施の形態に基づいて説明したように、本発明によれば、高分解能化に伴う指数的なコンパレータ数の増加を抑えることで、チップサイズを縮小す 20 ることができ、また各回路には高速動作に必要な動作電流を与えながらもトータルの消費電力を減少させることが可能となり、更に、それに伴う入力容量の増大も抑えられるため信号歪みを発生しにくくし、THDの劣化を低減させることができ、更に下位A/D変換ビットの要求精度を緩くすることができるA/D変換回路を実現することができる。

【図面の簡単な説明】

【図1】本発明に係るA/D変換回路の基本構成を説明 するための概念図である。

【図2】本発明の第1の実施の形態を示す回路構成図である。

【図3】図2に示した第1の実施の形態における上位A /D変換ビット信号の出力動作を説明するための信号波 形図である。

【図4】図3に示した信号波形図の下方に続き一体となる信号波形図である。

【図5】図2に示した第1の実施の形態における下位A /D変換ビット信号の出力動作を説明するための信号波 形図である。

【図6】図5に示した信号波形図の下方に続き一体となる信号波形図である。

16

【図7】本発明の第2の実施の形態を示す回路構成図である。

【図8】図7に示した第2の実施の形態における上位A/D変換ピット信号の出力動作を説明するための信号波形図である。

【図9】図8に示した信号波形図の下方に続き一体とな 10 る信号波形図である。

【図10】図7に示した第2の実施の形態における下位A/D変換ピット信号の出力動作を説明するための信号波形図である。

【図11】図10に示した信号波形図の下方に続き一体となる信号波形図である。

【図12】本発明の第3の実施の形態を示す回路構成図で ある

【図13】本発明の第4の実施の形態を示す回路構成図である。

20 【図14】従来の並列型A/D変換回路を示す回路構成図 である。

【図15】図14に示した従来例の動作を説明するための信 号波形図である。


【図16】図15に示した信号波形図の下方に続き一体となる信号波形図である。

【符号の説明】


- 1 第1の参照電圧出力手段
- 2 第1の比較手段
- 3 減算手段
- 30 4 選択手段
 - 5 第1のデコーダ
 - 6 第2の参照電圧出力手段
 - 7 第2の比較手段
 - 8 第2のデコーダ
 - 9 第2のエンコーダ
 - 10 第1のエンコーダ
 - 11 第1の標本化回路
 - 12 第2の標本化回路

13標本化回路


[図1]




【図2】




[図4]




[図3]




[図5]




【図14】




[図6]




[図7]




【図16】




[図8]




【図9】




【図11】




【図10】



【図12】



[図13]



【図15】

